Published March 29, 2023 | Version v1
Publication Open

Sub-optimal Deep Pipelined Implementation of MIMO Sphere Detector on FPGA

Creators

  • 1. Le Quy Don Technical University
  • 2. Hanoi University of Science and Technology

Description

Sphere detector (SD) is an effective signal detection approach for the wireless multiple-input multiple-output (MIMO) system since it can achieve near-optimal performance while reducing significant computational complexity. In this work, we proposed a novel SD architecture that is suitable for implementation on the hardware accelerator. We first perform a statistical analysis to examine the distribution of valid paths in the SD search tree. Using the analysis result, we then proposed an enhanced hybrid SD (EHSD) architecture that achieves quasi-ML performance and high throughput with a reasonable cost in hardware. The fine-grained pipeline designs of 4 × 4 and 8 × 8 MIMO system with 16-QAM modulation delivers throughput of 7.04 Gbps and 14.08 Gbps on the Xilinx Virtex Ultrascale+ FPGA, respectively.

⚠️ This is an automatic machine translation with an accuracy of 90-95%

Translated Description (Arabic)

كاشف اسفير (SD) هو نهج فعال للكشف عن الإشارات لنظام MIMO اللاسلكي متعدد المدخلات ومتعدد المخرجات (MIMO) لأنه يمكن أن يحقق أداءً شبه مثالي مع تقليل التعقيد الحسابي الكبير. في هذا العمل، اقترحنا بنية SD جديدة مناسبة للتنفيذ على مسرع الأجهزة. نقوم أولاً بإجراء تحليل إحصائي لفحص توزيع المسارات الصالحة في شجرة بحث SD. باستخدام نتيجة التحليل، اقترحنا بعد ذلك بنية SD هجينة محسنة (EHSD) تحقق أداءً شبه متوسط وإنتاجية عالية بتكلفة معقولة في الأجهزة. توفر تصاميم خطوط الأنابيب ذات الحبيبات الدقيقة لنظام 4 × 4 و 8 × 8 MIMO مع تعديل 16 - QAM إنتاجية تبلغ 7.04 جيجابت في الثانية و 14.08 جيجابت في الثانية على Xilinx Virtex Ultrascale+ FPGA، على التوالي.

Translated Description (French)

Le détecteur de sphère (SD) est une approche de détection de signal efficace pour le système sans fil à entrées multiples et sorties multiples (MIMO) car il peut atteindre des performances presque optimales tout en réduisant la complexité de calcul significative. Dans ce travail, nous avons proposé une nouvelle architecture SD adaptée à l'implémentation sur l'accélérateur matériel. Nous effectuons d'abord une analyse statistique pour examiner la distribution des chemins valides dans l'arbre de recherche SD. En utilisant le résultat de l'analyse, nous avons ensuite proposé une architecture SD hybride améliorée (EHSD) qui atteint des performances quasi-ML et un débit élevé avec un coût raisonnable en matériel. Les conceptions de pipeline à grain fin des systèmes MIMO 4 × 4 et 8 × 8 avec modulation 16-QAM offrent un débit de 7,04 Gbit/s et 14,08 Gbit/s sur le Xilinx Virtex Ultrascale+ FPGA, respectivement.

Translated Description (Spanish)

El detector de esferas (SD) es un enfoque eficaz de detección de señales para el sistema inalámbrico de múltiples entradas y múltiples salidas (mimo), ya que puede lograr un rendimiento casi óptimo al tiempo que reduce una complejidad computacional significativa. En este trabajo, propusimos una arquitectura SD novedosa que es adecuada para su implementación en el acelerador de hardware. Primero realizamos un análisis estadístico para examinar la distribución de rutas válidas en el árbol de búsqueda SD. Utilizando el resultado del análisis, propusimos una arquitectura SD híbrida mejorada (EHSD) que logra un rendimiento cuasi-ML y un alto rendimiento con un coste razonable en hardware. Los diseños de tuberías de grano fino del sistema mimo 4 × 4 y 8 × 8 con modulación 16-QAM ofrecen un rendimiento de 7,04 Gbps y 14,08 Gbps en el Xilinx Virtex Ultrascale+ FPGA, respectivamente.

Files

2324.pdf

Files (5.2 MB)

⚠️ Please wait a few minutes before your translated files are ready ⚠️ Note: Some files might be protected thus translations might not work.
Name Size Download all
md5:f44a9127e13fc3b0341e94b2f08588f1
5.2 MB
Preview Download

Additional details

Additional titles

Translated title (Arabic)
تنفيذ دون المستوى الأمثل لكاشف MIMO Sphere على FPGA
Translated title (French)
Implémentation sous-optimale en pipeline profond du détecteur de sphères MIMO sur FPGA
Translated title (Spanish)
Implementación de Deep Pipelined subóptima de mimo Sphere Detector en FPGA

Identifiers

Other
https://openalex.org/W4361290829
DOI
10.4108/eetinis.v10i1.2630

Is supplement to
https://openalex.org/W2546284597 (Other)
https://openalex.org/W2544043553 (Other)
https://openalex.org/W2540393334 (Other)
https://openalex.org/W2393010557 (Other)
https://openalex.org/W2390042878 (Other)
https://openalex.org/W2375218795 (Other)
https://openalex.org/W2348562861 (Other)
https://openalex.org/W2170552397 (Other)
https://openalex.org/W2085828379 (Other)
https://openalex.org/W2062932566 (Other)

GreSIS Basics Section

Is Global South Knowledge
Yes
Country
Vietnam

References

  • https://openalex.org/W1970992653
  • https://openalex.org/W1976919220
  • https://openalex.org/W1997002146
  • https://openalex.org/W1997086908
  • https://openalex.org/W2041680110
  • https://openalex.org/W2051696074
  • https://openalex.org/W2058892803
  • https://openalex.org/W2082422319
  • https://openalex.org/W2084589364
  • https://openalex.org/W2091167732
  • https://openalex.org/W2102963365
  • https://openalex.org/W2107895753
  • https://openalex.org/W2118899075
  • https://openalex.org/W2123701696
  • https://openalex.org/W2130509920
  • https://openalex.org/W2141949717
  • https://openalex.org/W2148978817
  • https://openalex.org/W2156787051
  • https://openalex.org/W2172006358
  • https://openalex.org/W2278899310
  • https://openalex.org/W2578377675
  • https://openalex.org/W2717766237
  • https://openalex.org/W2747271665
  • https://openalex.org/W2803861727
  • https://openalex.org/W2921956703
  • https://openalex.org/W3109799170
  • https://openalex.org/W3149849660