Published May 16, 2022
| Version v1
Publication
Open
Low Voltage High Performance CMOS Current Mode Four-Quadrant Analog Multiplier Circuit
Creators
- 1. Al Jouf University
- 2. Tunis El Manar University
- 3. University of Monastir
Description
This paper describes a new CMOS current-mode four-quadrant analog multiplier circuit.The proposed design is based on a high performance squarer cell, whose main core is realized by the up-down topology trans-linear loop using flipped voltage followers (FVF).The simulation results are verified by TSPICE simulator based on the BSIM3v3 transistor model for TSMC 0.18 µm CMOS process available from level 49 MOSIS at 25°C with ±0.75 V supply voltage.The proposed multiplier offers improved characteristics compared to the multipliers previously exposed in the literature.It has a wide dynamic range.The total harmonic distortion is about 0.42% at 100 kHz with peak-to-peak input current of 40 µA.The -3 dB bandwidth is more than 850 MHz and maximum power consumption is of approximately 105 µW.
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
تصف هذه الورقة دائرة مضاعف تناظرية رباعية جديدة في الوضع الحالي لـ CMOS. يعتمد التصميم المقترح على خلية مربعة عالية الأداء، يتم تحقيق قلبها الرئيسي من خلال حلقة الطوبولوجيا العابرة للخط باستخدام أتباع الجهد المعكوس (FVF). يتم التحقق من نتائج المحاكاة بواسطة محاكي TSPICE استنادًا إلى نموذج الترانزستور BSIM3v3 لعملية TSMC 0.18 ميكرومتر CMOS المتاحة من المستوى 49 MOSIS عند 25 درجة مئوية مع ±0.75 فولت من جهد الإمداد. يوفر المضاعف المقترح خصائص محسنة مقارنة بالمضاعفات التي تم الكشف عنها سابقًا في الأدبيات. لديها نطاق ديناميكي واسع. يبلغ التشوه التوافقي الكلي حوالي 0.42 ٪ عند 100 كيلو هرتز مع تيار إدخال من الذروة إلى الذروة 40 ميجا أمبير. يبلغ عرض النطاق الترددي -3 ديسيبل أكثر من 850 ميجا هرتز ويبلغ الحد الأقصى لاستهلاك الطاقة حوالي 105 ميجا واط.Translated Description (French)
Cet article décrit un nouveau circuit multiplicateur analogique CMOS à quatre quadrants en mode courant. La conception proposée est basée sur une cellule carrée haute performance, dont le noyau principal est réalisé par la boucle trans-linéaire topologique ascendante utilisant des suiveurs de tension inversés (FVF). Les résultats de simulation sont vérifiés par un simulateur TSPICE basé sur le modèle de transistor BSIM3v3 pour le processus TSMC 0,18 µm CMOS disponible à partir du niveau 49 MOSIS à 25°C avec une tension d'alimentation de ±0,75 V. Le multiplicateur proposé offre des caractéristiques améliorées par rapport aux multiplicateurs précédemment exposés dans la littérature. Il a une large plage dynamique. La distorsion harmonique totale est d'environ 0,42 % à 100 kHz avec un courant d'entrée crête à crête de 40 µA. La bande passante de -3 dB est supérieure à 850 MHz et la consommation d'énergie maximale est d'environ 105 µW.Translated Description (Spanish)
Este documento describe un nuevo circuito multiplicador analógico de cuatro cuadrantes en modo corriente CMOS. El diseño propuesto se basa en una celda cuadrada de alto rendimiento, cuyo núcleo principal se realiza mediante el bucle translineal de topología ascendente-descendente utilizando seguidores de voltaje invertido (FVF). Los resultados de la simulación se verifican mediante el simulador TSPICE basado en el modelo de transistor BSIM3v3 para el proceso TSMC CMOS de 0.18 µm disponible en el nivel 49 MOSIS a 25 ° C con ±0.75 V de voltaje de alimentación. El multiplicador propuesto ofrece características mejoradas en comparación con los multiplicadores expuestos anteriormente en la literatura. Tiene un amplio rango dinámico. La distorsión armónica total es de aproximadamente 0.42% a 100 kHz con una corriente de entrada de pico a pico de 40 µA. El ancho de banda de -3 dB es más de 850 MHz y el consumo máximo de energía es de aproximadamente 105 µW.Files
22_02_0216_0223.pdf.pdf
Files
(918.4 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:a96b7bb8a027f878505b00095d281ad4
|
918.4 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- الجهد المنخفض والأداء العالي سيموس الوضع الحالي أربعة رباعي الدائرة المضاعف التناظرية
- Translated title (French)
- Circuit Multiplicateur Analogique à Quatre Quadrants en Mode Courant CMOS Haute Performance Basse Tension
- Translated title (Spanish)
- Circuito multiplicador analógico de cuatro cuadrantes en modo de corriente CMOS de alto rendimiento y bajo voltaje
Identifiers
- Other
- https://openalex.org/W4280650041
- DOI
- 10.13164/re.2022.0216