Published December 1, 2019
| Version v1
Publication
Open
Performance Optimization of 1-bit Full Adder Cell based on CNTFET Transistor
Description
The full adder is a key component for many digital circuits like microprocessors or digital signal processors. Its main utilization is to perform logical and arithmetic operations. This has empowered the designers to continuously optimize this circuit and ameliorate its characteristics like robustness, compactness, efficiency, and scalability. Carbon Nanotube Field Effect Transistor (CNFET) stands out as a substitute for CMOS technology for designing circuits in the present-day technology. The objective of this paper is to present an optimized 1-bit full adder design based on CNTFET transistors inspired by new CMOS full adder design [1] with enhanced performance parameters. For a power supply of 0.9V, the count of transistors is decreased to 10 and the power is almost split in two compared to the best existing CNTFET based adder. This design offers significant improvement when compared to existing designs such as C-CMOS, TFA, TGA, HPSC, 18T-FA adder, etc. Comparative data analysis shows that there is 37%, 50%, and 49% amelioration in terms of area, delay, and power delay product respectively compared to both CNTFET and CMOS based adders in existing designs. The circuit was designed in 32nm technology and simulated with HSPICE tools.
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
يعد الأفعى الكاملة مكونًا رئيسيًا للعديد من الدوائر الرقمية مثل المعالجات الدقيقة أو معالجات الإشارات الرقمية. ويتمثل استخدامه الرئيسي في إجراء العمليات المنطقية والحسابية. وقد مكن هذا المصممين من تحسين هذه الدائرة باستمرار وتحسين خصائصها مثل المتانة والاكتناز والكفاءة وقابلية التوسع. يبرز ترانزستور تأثير حقل الأنبوب النانوي الكربوني (CNFET) كبديل لتقنية CMOS لتصميم الدوائر في التكنولوجيا الحالية. الهدف من هذه الورقة هو تقديم تصميم أفعى كامل محسن 1 بت يعتمد على ترانزستورات CNTFET المستوحاة من تصميم الأفعى الكامل الجديد CMOS [1] مع معايير أداء محسنة. بالنسبة لإمدادات الطاقة التي تبلغ 0.9 فولت، ينخفض عدد الترانزستورات إلى 10 وتنقسم الطاقة تقريبًا إلى قسمين مقارنة بأفضل أفعى قائمة على CNTFET. يوفر هذا التصميم تحسنًا كبيرًا عند مقارنته بالتصميمات الحالية مثل C - CMOS و TFA و TGA و HPSC و 18T - FA adder وما إلى ذلك. يُظهر تحليل البيانات المقارن أن هناك تحسنًا بنسبة 37 ٪ و 50 ٪ و 49 ٪ من حيث المساحة والتأخير ومنتج تأخير الطاقة على التوالي مقارنة بكل من الإضافات القائمة على CNTFET و CMOS في التصاميم الحالية. تم تصميم الدائرة بتقنية 32 نانومتر وتمت محاكاتها باستخدام أدوات HSPICE.Translated Description (French)
L'additionneur complet est un élément clé pour de nombreux circuits numériques comme les microprocesseurs ou les processeurs de signal numérique. Son utilisation principale est d'effectuer des opérations logiques et arithmétiques. Cela a permis aux concepteurs d'optimiser continuellement ce circuit et d'améliorer ses caractéristiques telles que la robustesse, la compacité, l'efficacité et l'évolutivité. Le transistor à effet de champ à nanotubes de carbone (CNFET) se distingue comme un substitut à la technologie CMOS pour la conception de circuits dans la technologie actuelle. L'objectif de cet article est de présenter une conception optimisée d'additionneur complet 1 bit basée sur des transistors CNTFET inspirés de la nouvelle conception d'additionneur complet CMOS [1] avec des paramètres de performance améliorés. Pour une alimentation de 0,9 V, le nombre de transistors est réduit à 10 et la puissance est presque divisée en deux par rapport au meilleur additionneur à base de CNTFET existant. Cette conception offre une amélioration significative par rapport aux conceptions existantes telles que C-CMOS, TFA, TGA, HPSC, additionneur 18T-FA, etc. L'analyse comparative des données montre qu'il y a une amélioration de 37 %, 50 % et 49 % en termes de surface, de retard et de produit de retard d'alimentation respectivement par rapport aux additionneurs basés sur CNTFET et CMOS dans les conceptions existantes. Le circuit a été conçu en technologie 32 nm et simulé avec des outils HSPICE.Translated Description (Spanish)
El sumador completo es un componente clave para muchos circuitos digitales como microprocesadores o procesadores de señales digitales. Su principal utilización es realizar operaciones lógicas y aritméticas. Esto ha permitido a los diseñadores optimizar continuamente este circuito y mejorar sus características como robustez, compacidad, eficiencia y escalabilidad. El transistor de efecto de campo de nanotubos de carbono (CNFET) se destaca como un sustituto de la tecnología CMOS para el diseño de circuitos en la tecnología actual. El objetivo de este documento es presentar un diseño optimizado de sumador completo de 1 bit basado en transistores CNTFET inspirados en el nuevo diseño de sumador completo CMOS [1] con parámetros de rendimiento mejorados. Para una fuente de alimentación de 0,9 V, el recuento de transistores se reduce a 10 y la potencia casi se divide en dos en comparación con el mejor sumador basado en CNTFET existente. Este diseño ofrece una mejora significativa en comparación con los diseños existentes como C-CMOS, TFA, TGA, HPSC, sumador 18T-FA, etc. El análisis comparativo de datos muestra que hay una mejora del 37%, 50% y 49% en términos de área, retardo y producto de retardo de potencia, respectivamente, en comparación con los sumadores basados en CNTFET y CMOS en los diseños existentes. El circuito fue diseñado en tecnología 32nm y simulado con herramientas HSPICE.Files
pdf.pdf
Files
(304.4 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:8ba9914d16893e588dd99f5a3590de33
|
304.4 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- تحسين الأداء لخلية الأفعى الكاملة 1 بت بناءً على ترانزستور CNTFET
- Translated title (French)
- Optimisation des performances de la cellule d'addition complète 1 bit basée sur le transistor CNTFET
- Translated title (Spanish)
- Optimización del rendimiento de la celda de sumador completo de 1 bit basada en el transistor CNTFET
Identifiers
- Other
- https://openalex.org/W2995735336
- DOI
- 10.48084/etasr.3156
References
- https://openalex.org/W1889611132
- https://openalex.org/W1966494433
- https://openalex.org/W2046103068
- https://openalex.org/W2073828402
- https://openalex.org/W2098942575
- https://openalex.org/W2129926968
- https://openalex.org/W2131107384
- https://openalex.org/W2147970500
- https://openalex.org/W2158956219
- https://openalex.org/W2159229333
- https://openalex.org/W2340158304
- https://openalex.org/W2771263609
- https://openalex.org/W2808591151
- https://openalex.org/W2913329554
- https://openalex.org/W2951447137