Published January 1, 2014
| Version v1
Publication
Open
Multi-Softcore Architecture on FPGA
Description
To meet the high performance demands of embedded multimedia applications, embedded systems are integrating multiple processing units. However, they are mostly based on custom-logic design methodology. Designing parallel multicore systems using available standards intellectual properties yet maintaining high performance is also a challenging issue. Softcore processors and field programmable gate arrays (FPGAs) are a cheap and fast option to develop and test such systems. This paper describes a FPGA-based design methodology to implement a rapid prototype of parametric multicore systems. A study of the viability of making the SoC using the NIOS II soft-processor core from Altera is also presented. The NIOS II features a general-purpose RISC CPU architecture designed to address a wide range of applications. The performance of the implemented architecture is discussed, and also some parallel applications are used for testing speedup and efficiency of the system. Experimental results demonstrate the performance of the proposed multicore system, which achieves better speedup than the GPU (29.5% faster for the FIR filter and 23.6% faster for the matrix-matrix multiplication).
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
لتلبية متطلبات الأداء العالي لتطبيقات الوسائط المتعددة المدمجة، تدمج الأنظمة المدمجة وحدات معالجة متعددة. ومع ذلك، فهي تعتمد في الغالب على منهجية التصميم المنطقي المخصص. كما أن تصميم أنظمة متوازية متعددة النوى باستخدام المعايير المتاحة للملكية الفكرية مع الحفاظ على الأداء العالي يمثل مشكلة صعبة. تعد المعالجات اللينة ومصفوفات البوابات القابلة للبرمجة الميدانية (FPGAs) خيارًا رخيصًا وسريعًا لتطوير هذه الأنظمة واختبارها. تصف هذه الورقة منهجية التصميم القائمة على FPGA لتنفيذ نموذج أولي سريع للأنظمة متعددة النوى البارامترية. كما يتم تقديم دراسة حول جدوى صنع بيان الشروط باستخدام نواة المعالج اللين نيوس 2 من ألتيرا. يتميز جهاز NIOS II ببنية وحدة المعالجة المركزية RISC ذات الأغراض العامة المصممة لمعالجة مجموعة واسعة من التطبيقات. تتم مناقشة أداء البنية المنفذة، كما يتم استخدام بعض التطبيقات المتوازية لاختبار تسريع وكفاءة النظام. تُظهر النتائج التجريبية أداء النظام متعدد النوى المقترح، والذي يحقق تسارعًا أفضل من GPU (29.5 ٪ أسرع لمرشح FIR و 23.6 ٪ أسرع لضرب المصفوفة- المصفوفة).Translated Description (French)
Pour répondre aux exigences de hautes performances des applications multimédias embarquées, les systèmes embarqués intègrent plusieurs unités de traitement. Cependant, ils sont principalement basés sur une méthodologie de conception de logique personnalisée. La conception de systèmes multicœurs parallèles utilisant les propriétés intellectuelles des normes disponibles tout en maintenant des performances élevées est également un défi. Les processeurs Softcore et les réseaux prédiffusés programmables sur site (FPGA) sont une option peu coûteuse et rapide pour développer et tester de tels systèmes. Cet article décrit une méthodologie de conception basée sur FPGA pour mettre en œuvre un prototype rapide de systèmes multicœurs paramétriques. Une étude de la viabilité de la fabrication du SoC à l'aide du noyau de processeur logiciel NIOS II d'Altera est également présentée. Le NIOS II dispose d'une architecture de processeur RISC à usage général conçue pour répondre à un large éventail d'applications. La performance de l'architecture mise en œuvre est discutée, et certaines applications parallèles sont également utilisées pour tester l'accélération et l'efficacité du système. Les résultats expérimentaux démontrent les performances du système multicœur proposé, qui atteint une meilleure vitesse que le GPU (29,5% plus rapide pour le filtre FIR et 23,6% plus rapide pour la multiplication matrice-matrice).Translated Description (Spanish)
Para satisfacer las demandas de alto rendimiento de las aplicaciones multimedia integradas, los sistemas integrados están integrando múltiples unidades de procesamiento. Sin embargo, se basan principalmente en la metodología de diseño lógico personalizado. Diseñar sistemas multinúcleo paralelos utilizando las propiedades intelectuales de los estándares disponibles pero manteniendo un alto rendimiento también es un problema difícil. Los procesadores Softcore y las matrices de puertas programables de campo (FPGA) son una opción barata y rápida para desarrollar y probar dichos sistemas. Este documento describe una metodología de diseño basada en FPGA para implementar un prototipo rápido de sistemas multinúcleo paramétricos. También se presenta un estudio de la viabilidad de hacer el SoC utilizando el núcleo del procesador blando NIOS II de Altera. El NIOS II cuenta con una arquitectura de CPU RISC de propósito general diseñada para abordar una amplia gama de aplicaciones. Se discute el rendimiento de la arquitectura implementada, y también se utilizan algunas aplicaciones paralelas para probar la velocidad y la eficiencia del sistema. Los resultados experimentales demuestran el rendimiento del sistema multinúcleo propuesto, que logra una mejor aceleración que la GPU (29.5% más rápido para el filtro FIR y 23.6% más rápido para la multiplicación matriz-matriz).Files
979327.pdf.pdf
Files
(4.5 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:80cc5150d982bb8eb9925bdb0582e295
|
4.5 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- بنية متعددة النواة على FPGA
- Translated title (French)
- Architecture Multi-Softcore sur FPGA
- Translated title (Spanish)
- Arquitectura Multi-Softcore en FPGA
Identifiers
- Other
- https://openalex.org/W2145756369
- DOI
- 10.1155/2014/979327
References
- https://openalex.org/W1586958693
- https://openalex.org/W1968902482
- https://openalex.org/W1977850862
- https://openalex.org/W1993644742
- https://openalex.org/W1995913098
- https://openalex.org/W2100761922