Published August 7, 2022
| Version v1
Publication
Open
A Power-Aware Real-Time System for Multi-Video Treatment on FPGA with Dynamic Partial Reconfiguration and Voltage Scaling
- 1. Taif University
- 2. University of Monastir
- 3. University of Sousse
Description
As the energy consumption is an evaluating factor for System-On-Chip (SOC) design, this paper presents a power-aware architecture for a real-time multi-video system on FPGA. This architecture aims to optimize power consumption for a multi-video system on ARM-based architectures. The proposed architecture uses dynamic reconfiguration and voltage scaling to create a power-aware system for real-time multi-video processing with minimal power dissipation. Dynamic partial reconfiguration was used to optimize the utilization of resources and reduce dynamic power consumption. Voltage scaling was also used to optimize dynamic power consumption, by configuring the blocks to use the minimum necessary voltage for normal operating conditions. The proposed architecture focused on the Zynq platform. The results showed power savings of up to 70% concerning performance and real-time constraints.
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
نظرًا لأن استهلاك الطاقة هو عامل تقييم لتصميم System - On - Chip (SOC)، تقدم هذه الورقة بنية مدركة للطاقة لنظام فيديو متعدد في الوقت الفعلي على FPGA. تهدف هذه البنية إلى تحسين استهلاك الطاقة لنظام فيديو متعدد على البنى القائمة على ARM. تستخدم البنية المقترحة إعادة التشكيل الديناميكي وقياس الجهد لإنشاء نظام مدرك للطاقة لمعالجة الفيديو المتعدد في الوقت الفعلي بأقل قدر من تبديد الطاقة. تم استخدام إعادة التشكيل الجزئي الديناميكي لتحسين استخدام الموارد وتقليل استهلاك الطاقة الديناميكي. كما تم استخدام مقياس الجهد لتحسين استهلاك الطاقة الديناميكي، من خلال تكوين الكتل لاستخدام الحد الأدنى من الجهد اللازم لظروف التشغيل العادية. ركزت البنية المقترحة على منصة زنك. أظهرت النتائج توفيرًا في الطاقة يصل إلى 70 ٪ فيما يتعلق بالأداء والقيود في الوقت الفعلي.Translated Description (French)
Comme la consommation d'énergie est un facteur d'évaluation pour la conception du système sur puce (SOC), cet article présente une architecture sensible à la puissance pour un système multi-vidéo en temps réel sur FPGA. Cette architecture vise à optimiser la consommation d'énergie pour un système multi-vidéo sur des architectures à base d'ARM. L'architecture proposée utilise une reconfiguration dynamique et une mise à l'échelle de tension pour créer un système conscient de la puissance pour un traitement multi-vidéo en temps réel avec une dissipation de puissance minimale. La reconfiguration partielle dynamique a été utilisée pour optimiser l'utilisation des ressources et réduire la consommation d'énergie dynamique. La mise à l'échelle de la tension a également été utilisée pour optimiser la consommation d'énergie dynamique, en configurant les blocs pour utiliser la tension minimale nécessaire pour des conditions de fonctionnement normales. L'architecture proposée s'est concentrée sur la plateforme Zynq. Les résultats ont montré des économies d'énergie allant jusqu'à 70 % en termes de performances et de contraintes en temps réel.Translated Description (Spanish)
Dado que el consumo de energía es un factor de evaluación para el diseño de System-On-Chip (SOC), este documento presenta una arquitectura sensible a la energía para un sistema de video múltiple en tiempo real en FPGA. Esta arquitectura tiene como objetivo optimizar el consumo de energía para un sistema multi-video en arquitecturas basadas en ARM. La arquitectura propuesta utiliza la reconfiguración dinámica y el escalado de voltaje para crear un sistema sensible a la energía para el procesamiento multivídeo en tiempo real con una disipación de energía mínima. La reconfiguración parcial dinámica se utilizó para optimizar la utilización de los recursos y reducir el consumo dinámico de energía. También se utilizó el escalado de voltaje para optimizar el consumo dinámico de energía, mediante la configuración de los bloques para utilizar el voltaje mínimo necesario para las condiciones normales de funcionamiento. La arquitectura propuesta se centró en la plataforma Zynq. Los resultados mostraron ahorros de energía de hasta el 70% en términos de rendimiento y limitaciones en tiempo real.Files
2818.pdf
Files
(916.2 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:6ec1b72862a340766957a8d75b8c188d
|
916.2 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- نظام في الوقت الفعلي مدرك للطاقة لمعالجة الفيديو المتعدد على FPGA مع إعادة التكوين الجزئي الديناميكي وقياس الجهد
- Translated title (French)
- Un système Power-Aware en temps réel pour le traitement multi-vidéo sur FPGA avec reconfiguration partielle dynamique et mise à l'échelle de la tension
- Translated title (Spanish)
- Un sistema en tiempo real consciente de la energía para el tratamiento multivídeo en FPGA con reconfiguración parcial dinámica y escalado de voltaje
Identifiers
- Other
- https://openalex.org/W4290564873
- DOI
- 10.48084/etasr.5099
References
- https://openalex.org/W1830929998
- https://openalex.org/W1977850862
- https://openalex.org/W1978172953
- https://openalex.org/W1981804598
- https://openalex.org/W1989992146
- https://openalex.org/W2003029375
- https://openalex.org/W2010518347
- https://openalex.org/W2076285066
- https://openalex.org/W2113604805
- https://openalex.org/W2125612798
- https://openalex.org/W2127192221
- https://openalex.org/W2148837165
- https://openalex.org/W2154991996
- https://openalex.org/W2166745914
- https://openalex.org/W2300333097
- https://openalex.org/W2587890792
- https://openalex.org/W2610319614
- https://openalex.org/W2776927579
- https://openalex.org/W2967684512
- https://openalex.org/W2971213426
- https://openalex.org/W3003587919
- https://openalex.org/W3094974943
- https://openalex.org/W3106763294
- https://openalex.org/W4236365030