Published January 24, 2024
| Version v1
Publication
Open
A Virtual Fabrication and High-Performance Design of 65 nm Nanocrystal Floating-Gate Transistor
Creators
- 1. Ho Chi Minh City University of Technology
- 2. Vietnam National University Ho Chi Minh City
Description
Floating-gate transistor lies at the heart of many aspects of semiconductor applications such as neural networks, analog mixed-signal, neuromorphic computing, and especially in nonvolatile memories. The purpose of this paper was to design a high-performance nanocrystal floating-gate transistor in terms of a large memory window, low power, and extraordinary erasing speeds. Besides, the transistor achieves a thin thickness of the tunnel gate oxide layer. In order to obtain the high-performance design, this work proposed a set of structure parameters for the device such as the tunnel oxide layer thickness, Interpoly Dielectric (IPD), dot dimension, and dot spacing. Besides, this work was successful in the virtual fabrication process and methodology to fabricate and characterize the 65 nm nanocrystal floating-gate transistor. Regarding the results, while the fabrication process solves the limitation of the tunnel oxide layer thickness with the small value of 6 nm, the performance of the transistor has been significantly improved, such as 2.8 V of the memory window with the supply voltage of ±6 V at the control gate. In addition, the operation speeds are compatible, especially the rapid erasing speeds of 2.03 μs, 28.6 ns, and 1.6 ns when the low control gate voltages are ±9 V, ±12 V, and ±15 V, respectively.
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
يكمن ترانزستور البوابة العائمة في قلب العديد من جوانب تطبيقات أشباه الموصلات مثل الشبكات العصبية، والإشارات المختلطة التناظرية، والحوسبة العصبية، وخاصة في الذكريات غير المتطايرة. كان الغرض من هذه الورقة هو تصميم ترانزستور بوابة عائمة عالي الأداء من الكريستال النانوي من حيث نافذة ذاكرة كبيرة، وقوة منخفضة، وسرعات محو غير عادية. إلى جانب ذلك، يحقق الترانزستور سماكة رقيقة لطبقة أكسيد بوابة النفق. من أجل الحصول على تصميم عالي الأداء، اقترح هذا العمل مجموعة من معلمات الهيكل للجهاز مثل سمك طبقة أكسيد النفق، وعازل الإنتربول (IPD)، وبُعد النقطة، والتباعد النقطي. إلى جانب ذلك، كان هذا العمل ناجحًا في عملية التصنيع الافتراضية ومنهجية تصنيع وتوصيف ترانزستور البوابة العائمة النانوية بطول 65 نانومتر. فيما يتعلق بالنتائج، في حين أن عملية التصنيع تحل الحد من سمك طبقة أكسيد النفق بقيمة صغيرة تبلغ 6 نانومتر، فقد تحسن أداء الترانزستور بشكل كبير، مثل 2.8 فولت من نافذة الذاكرة مع جهد الإمداد ±6 فولت عند بوابة التحكم. بالإضافة إلى ذلك، تكون سرعات التشغيل متوافقة، خاصة سرعات المسح السريع البالغة 2.03 ميكرو ثانية و 28.6 نانو ثانية و 1.6 نانو ثانية عندما تكون فولتية بوابة التحكم المنخفضة ±9 فولت و ±12 فولت و ±15 فولت على التوالي.Translated Description (French)
Le transistor à grille flottante est au cœur de nombreux aspects des applications de semi-conducteurs telles que les réseaux de neurones, les signaux mixtes analogiques, le calcul neuromorphique, et en particulier dans les mémoires non volatiles. Le but de cet article était de concevoir un transistor à grille flottante nanocristallin haute performance en termes de grande fenêtre de mémoire, de faible puissance et de vitesses d'effacement extraordinaires. En outre, le transistor réalise une épaisseur mince de la couche d'oxyde de grille tunnel. Afin d'obtenir la conception haute performance, ce travail a proposé un ensemble de paramètres de structure pour le dispositif tels que l'épaisseur de la couche d'oxyde tunnel, l'Interpoly diélectrique (IPD), la dimension des points et l'espacement des points. En outre, ce travail a été couronné de succès dans le processus et la méthodologie de fabrication virtuelle pour fabriquer et caractériser le transistor à grille flottante nanocristallin de 65 nm. En ce qui concerne les résultats, alors que le processus de fabrication résout la limitation de l'épaisseur de la couche d'oxyde tunnel avec la faible valeur de 6 nm, les performances du transistor ont été considérablement améliorées, telles que 2,8 V de la fenêtre de mémoire avec la tension d'alimentation de ±6 V à la grille de commande. En outre, les vitesses de fonctionnement sont compatibles, en particulier les vitesses d'effacement rapides de 2,03 μs, 28,6 ns et 1,6 ns lorsque les basses tensions de grille de commande sont ±9 V, ±12 V et ±15 V, respectivement.Translated Description (Spanish)
El transistor de puerta flotante se encuentra en el corazón de muchos aspectos de las aplicaciones de semiconductores, como las redes neuronales, la señal mixta analógica, la computación neuromórfica y, especialmente, en las memorias no volátiles. El propósito de este documento era diseñar un transistor de puerta flotante de nanocristal de alto rendimiento en términos de una gran ventana de memoria, baja potencia y velocidades de borrado extraordinarias. Además, el transistor logra un espesor delgado de la capa de óxido de la puerta túnel. Para obtener el diseño de alto rendimiento, este trabajo propuso un conjunto de parámetros de estructura para el dispositivo, como el espesor de la capa de óxido de túnel, el dieléctrico Interpoly (IPD), la dimensión de los puntos y el espaciado de los puntos. Además, este trabajo tuvo éxito en el proceso de fabricación virtual y la metodología para fabricar y caracterizar el transistor de puerta flotante de nanocristales de 65 nm. En cuanto a los resultados, mientras que el proceso de fabricación resuelve la limitación del espesor de la capa de óxido del túnel con el pequeño valor de 6 nm, el rendimiento del transistor se ha mejorado significativamente, como 2,8 V de la ventana de memoria con la tensión de alimentación de ±6 V en la puerta de control. Además, las velocidades de operación son compatibles, especialmente las velocidades de borrado rápido de 2.03 μs, 28.6 ns y 1.6 ns cuando los voltajes bajos de la compuerta de control son ±9 V, ±12 V y ±15 V, respectivamente.Files
5162989.pdf.pdf
Files
(15.8 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:0fa94614af84beb8f69ea6249b46310b
|
15.8 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- تصنيع افتراضي وتصميم عالي الأداء لترانزستور بوابة عائمة من الكريستال النانوي بطول 65 نانومتر
- Translated title (French)
- A Virtual Fabrication and High-Performance Design of 65 nm Nanocrystal Floating-Gate Transistor
- Translated title (Spanish)
- Fabricación virtual y diseño de alto rendimiento de un transistor de puerta flotante de nanocristal de 65 nm
Identifiers
- Other
- https://openalex.org/W4391175951
- DOI
- 10.1155/2024/5162989
References
- https://openalex.org/W1597620877
- https://openalex.org/W1975936798
- https://openalex.org/W2035260470
- https://openalex.org/W2044733195
- https://openalex.org/W2051362507
- https://openalex.org/W2132321654
- https://openalex.org/W2182679472
- https://openalex.org/W2514649056
- https://openalex.org/W2547966367
- https://openalex.org/W2776763880
- https://openalex.org/W2907060685
- https://openalex.org/W2919095146
- https://openalex.org/W2936288193
- https://openalex.org/W2955742736
- https://openalex.org/W2963257174
- https://openalex.org/W2975465029
- https://openalex.org/W309907327
- https://openalex.org/W3107974668
- https://openalex.org/W3126951340
- https://openalex.org/W4292014103
- https://openalex.org/W4295957040
- https://openalex.org/W4384831985
- https://openalex.org/W4385332434
- https://openalex.org/W4387244612