Published March 18, 2014
| Version v1
Publication
Open
Design of an FPGA-based embedded system for the ATLAS Tile Calorimeter front-end electronics test-bench
Creators
- 1. Instituto de Física Corpuscular
- 2. Universitat de València
- 3. The University of Texas at Arlington
- 4. University of the Witwatersrand
- 5. Universidade Federal de Juiz de Fora
- 6. Joint Institute for Nuclear Research
- 7. European Organization for Nuclear Research
Description
The portable test-bench for the certification of the ATLAS tile hadronic calorimeter front-end electronics has been redesigned for the present Long Shutdown (LS1) of LHC, improving its portability and expanding its functionalities. This paper presents a new test-bench based on a Xilinx Virtex-5 FPGA that implements an embedded system using a PowerPC 440 microprocessor hard core and custom IP cores. A light Linux version runs on the PowerPC microprocessor and handles the IP cores which implement the different functionalities needed to perform the desired tests such as TTCvi emulation, G-Link decoding, ADC control and data reception.
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
تم إعادة تصميم منصة الاختبار المحمولة لاعتماد إلكترونيات الواجهة الأمامية المسعرة من بلاط أطلس هادرونيك للإغلاق الطويل الحالي (LS1) لمصادم الهادرونات الكبير، مما يحسن قابليته للنقل ويوسع وظائفه. تقدم هذه الورقة اختبارًا جديدًا يعتمد على Xilinx Virtex -5 FPGA الذي ينفذ نظامًا مضمنًا باستخدام النواة الصلبة للمعالج الدقيق PowerPC 440 ونوى IP مخصصة. يعمل إصدار Linux الخفيف على المعالج الدقيق PowerPC ويتعامل مع نوى IP التي تنفذ الوظائف المختلفة اللازمة لإجراء الاختبارات المطلوبة مثل محاكاة TTCvi وفك تشفير G - Link والتحكم في ADC واستقبال البيانات.Translated Description (French)
Le banc d'essai portable pour la certification de l'électronique frontale du calorimètre hadronique ATLAS a été repensé pour l'actuel Long Shutdown (LS1) du LHC, améliorant sa portabilité et élargissant ses fonctionnalités. Cet article présente un nouveau banc de test basé sur un FPGA Xilinx Virtex-5 qui implémente un système embarqué utilisant un noyau dur de microprocesseur PowerPC 440 et des cœurs IP personnalisés. Une version Linux légère fonctionne sur le microprocesseur PowerPC et gère les cœurs IP qui implémentent les différentes fonctionnalités nécessaires pour effectuer les tests souhaités tels que l'émulation TTCvi, le décodage G-Link, le contrôle ADC et la réception de données.Translated Description (Spanish)
El banco de pruebas portátil para la certificación de la electrónica front-end del calorímetro hadrónico de azulejos ATLAS ha sido rediseñado para el actual Long Shutdown (LS1) del LHC, mejorando su portabilidad y ampliando sus funcionalidades. Este documento presenta un nuevo banco de pruebas basado en un FPGA Xilinx Virtex-5 que implementa un sistema integrado utilizando un núcleo duro de microprocesador PowerPC 440 y núcleos IP personalizados. Una versión ligera de Linux se ejecuta en el microprocesador PowerPC y maneja los núcleos IP que implementan las diferentes funcionalidades necesarias para realizar las pruebas deseadas, como la emulación TTCvi, la decodificación G-Link, el control ADC y la recepción de datos.Files
pdf.pdf
Files
(11.9 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:acf7420767c49719d996f4f01a6fdac9
|
11.9 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- تصميم نظام مضمن قائم على FPGA لمنصة اختبار إلكترونيات الواجهة الأمامية لمقياس سعرات بلاط أطلس
- Translated title (French)
- Conception d'un système embarqué basé sur FPGA pour le banc d'essai électronique frontal du calorimètre ATLAS TILE
- Translated title (Spanish)
- Diseño de un sistema integrado basado en FPGA para el banco de pruebas de electrónica front-end del Calorímetro ATLAS
Identifiers
- Other
- https://openalex.org/W1979389852
- DOI
- 10.1088/1748-0221/9/03/c03023
References
- https://openalex.org/W2091690340
- https://openalex.org/W2122144238