Published January 1, 2014
| Version v1
Publication
Open
Efficient FPGA Hardware Reuse in a Multiplierless Decimation Chain
- 1. Universidad Nacional del Centro de la Provincia de Buenos Aires
- 2. Universitat Politècnica de València
- 3. Centro Científico Tecnológico - Córdoba
Description
In digital communications, an usual reception chain requires many stages of digital signal processing for filtering and sample rate reduction. For satellite on board applications, this need is hardly constrained by the very limited hardware resources available in space qualified FPGAs. This short paper focuses on the implementation of a dual chain of 14 stages of cascaded half band filters plus 2 : 1 decimators for complex signals (in-phase and quadrature) with minimal hardware resources, using a small portion of an UT6325 Aeroflex FPGA, as a part of a receiver designed for a low data rate command and telemetry channel.
Translated Descriptions
⚠️
This is an automatic machine translation with an accuracy of 90-95%
Translated Description (Arabic)
في الاتصالات الرقمية، تتطلب سلسلة الاستقبال المعتادة العديد من مراحل معالجة الإشارات الرقمية للتصفية وخفض معدل العينة. بالنسبة لتطبيقات الأقمار الصناعية على متن الطائرة، فإن هذه الحاجة بالكاد مقيدة بموارد الأجهزة المحدودة للغاية المتاحة في FPGAs المؤهلة للفضاء. تركز هذه الورقة القصيرة على تنفيذ سلسلة مزدوجة من 14 مرحلة من مرشحات نصف النطاق المتتالية بالإضافة إلى 2 : 1 decimators للإشارات المعقدة (في الطور والتربيع) مع الحد الأدنى من موارد الأجهزة، وذلك باستخدام جزء صغير من UT6325 Aeroflex FPGA، كجزء من جهاز استقبال مصمم لقناة قيادة وقياس عن بعد ذات معدل بيانات منخفض.Translated Description (French)
Dans les communications numériques, une chaîne de réception habituelle nécessite de nombreuses étapes de traitement du signal numérique pour le filtrage et la réduction du taux d'échantillonnage. Pour les applications embarquées par satellite, ce besoin n'est guère limité par les ressources matérielles très limitées disponibles dans les FPGA qualifiés pour l'espace. Ce court article se concentre sur la mise en œuvre d'une double chaîne de 14 étages de filtres demi-bande en cascade plus des décimateurs 2 : 1 pour des signaux complexes (en phase et en quadrature) avec des ressources matérielles minimales, en utilisant une petite partie d'un FPGA Aeroflex UT6325, dans le cadre d'un récepteur conçu pour un canal de commande et de télémétrie à faible débit de données.Translated Description (Spanish)
En las comunicaciones digitales, una cadena de recepción habitual requiere muchas etapas de procesamiento de señales digitales para el filtrado y la reducción de la frecuencia de muestreo. Para las aplicaciones a bordo de satélites, esta necesidad no se ve limitada por los recursos de hardware muy limitados disponibles en FPGA calificados para el espacio. Este breve documento se centra en la implementación de una cadena dual de 14 etapas de filtros de media banda en cascada más decimadores 2 : 1 para señales complejas (en fase y cuadratura) con recursos de hardware mínimos, utilizando una pequeña parte de un UT6325 Aeroflex FPGA, como parte de un receptor diseñado para un canal de telemetría y comando de baja velocidad de datos.Files
546264.pdf.pdf
Files
(15.8 kB)
| Name | Size | Download all |
|---|---|---|
|
md5:ea175eaab584307b37624eded9dfde8b
|
15.8 kB | Preview Download |
Additional details
Additional titles
- Translated title (Arabic)
- إعادة استخدام أجهزة FPGA بكفاءة في سلسلة تحطيم بدون مضاعفات
- Translated title (French)
- Réutilisation matérielle FPGA efficace dans une chaîne de décimation sans multiplicateur
- Translated title (Spanish)
- Reutilización eficiente del hardware FPGA en una cadena de decimación sin multiplicadores
Identifiers
- Other
- https://openalex.org/W2006794022
- DOI
- 10.1155/2014/546264
References
- https://openalex.org/W1537583526
- https://openalex.org/W2025931986
- https://openalex.org/W2117289699
- https://openalex.org/W2120444841
- https://openalex.org/W2122784750
- https://openalex.org/W2127392716
- https://openalex.org/W2143678820
- https://openalex.org/W2151475708
- https://openalex.org/W2151479790